迈向更高容量的创新技术

当前一代 BiCS FLASH™ 产品实现重大提升的背后,是多项突破性技术创新。通过在闪存工程设计和组装工艺上的进步,实现了密度、性能和能效的提升。探索 CMOS 直接键合到阵列(CBA) 、On Pitch Select Gate(OPS)以及 32 -die 存储堆叠技术如何引领 3D 闪存的未来。

前道工序中的技术

CBA 技术

借助 CBA 技术,CMOS 晶圆与存储单元阵列晶圆分别在各自最优化的条件下独立制造,随后键合为一体,从而实现更高的位密度和更快的 NAND I/O 速度。

访谈

采用高精度晶圆键合的高密度 3D 闪存为存储带来全新价值

近年来,闪存制造商主要致力于开发增加存储单元层数、提升存储密度的技术。每一代闪存新品发布时,层数都会增加,部分产品已拥有超过 200 层。然而,正如铠侠存储事业部副总裁井上敦所解释的:"增加存储单元层数只是提升容量和存储密度的一种方式,我们并非只关注层数。"

OPS 技术

传统上,存储单元之间存在未使用的"虚设"区域,这会降低存储密度。 借助 OPS 技术,这些不必要的虚设区域被移除,使得在相同空间内可以放置更多实际的存储单元。这大幅提升了存储密度。

后道工序中的堆叠技术

铠侠通过在一个封装内堆叠 32 颗容量各为 2Tb 的闪存颗粒,开发出了大容量 8TB 闪存。这一存储方案得益于我们先进的后道工序,包括晶圆减薄、材料设计和引线键合技术。

访谈

以创新的2mm闪存封装技术引领AI革命

32-Die 堆叠于单一封装内

AI 的快速增长加速了对闪存容量的需求。铠侠成功将 32 颗 2Tb(太比特)存储晶粒组装到高度不足 2 毫米的封装内,开发出了大容量 8TB(太字节)闪存。这一成就得益于先进的组装工艺技术,包括将晶圆做得尽可能薄。

各代 BiCS FLASH™ 技术共通的基础

BiCS FLASH™ 3D 闪存垂直堆叠存储单元,显著提升了存储密度。这种摩天大楼般的架构克服了 2D(平面)闪存的局限,后者以并排方式排列存储单元。增大单元间距可减少单元间干扰,与 2D 闪存相比,实现了更优的密度、性能和能效。 

TLC(三层单元)与 QLC(四层单元)技术

BiCS FLASH™ 3D 闪存产品系列同时涵盖每单元 3-bit(TLC)和每单元 4-bit(QLC)技术。QLC 技术将每个存储单元的数据位数从 3-bit 提升至 4-bit,显著扩大了容量。采用 16-Die 堆叠架构的 BiCS FLASH™ QLC 技术,可在单一封装内实现 4TB 的容量。

铠侠是业内最早预见并着手推动 SLC 技术向 MLC、MLC 向 TLC、以及 TLC 向 QLC 成功演进的企业之一。

铠侠 QLC 技术非常适用于需要高容量、低成本存储解决方案的应用场景。如今 QLC 技术以单一封装内可实现的最高密度缩小了占用空间,使存储解决方案能够灵活扩展。

按应用分类的产品

无论是车载应用、紧凑型高性能PC、云服务器和超大规模数据中心部署,铠侠的存储器和存储解决方案通过提供先进的高性能、高密度、低功耗、低延迟、高可靠性等特性,帮助新兴应用取得成功,使现有技术达到预期潜力。

支持

联系人

如果您有任何技术问题、资料请求、对样品或购买商业产品(存储芯片、SSD、SD 存储卡)等感兴趣,请联系我们。